Also published as:

3 JP3471262 (B2)

# THREE-DIMENSIONAL IMAGE PROCESSING UNIT

Publication number: JP2001045523 (A)

: JP2001045523 (A) 2001-02-16

HOSOYA HIDEKAZU; NAKANISHI MAMORU

Inventor(s):
Applicant(s):

**Publication date:** 

NIPPON TELEGRAPH & TELEPHONE

Classification:

- international: H04N13/04; G01B11/24; G01B11/245; G01C3/06; G06F15/16;

G06T1/00; G06T7/00; H04N13/04; G01B11/24; G01C3/06; G06F15/16; G06T1/00; G06T7/00; (IPC1-7): H04N13/04;


G01B11/24; G01B11/245; G01C3/06; G06T7/00

- European:

**Application number:** JP19990217361 19990730 **Priority number(s):** JP19990217361 19990730

# Abstract of JP 2001045523 (A)

PROBLEM TO BE SOLVED: To reduce a processing amount of a three-dimensional image processing unit for a corresponding point retrieval processing and to decrease the scale of the hardware. SOLUTION: A processing array section 20 comprises a processing blocks PE placed corresponding to each pixel of an image. Each processing block PE has a storage section 26 that stores pixel data PL, PR of a left image and a right image, a difference absolute value AD, a difference absolute sum SAD, a past minimum value MSAD, and parallax information MD, a data reception section 21, a difference absolute value arithmetic section 22, a difference absolute value sum arithmetic section 23, a comparison update processing section 24, and a data transmission section 25.; The processing unit PE repeats the input of left and right images from a camera 10. storage of image data, difference absolute value calculation processing, difference absolute value sum calculation processing, comparison update processing, and shift of image data by a designated number of times, the parallax information MD stored in the processing block PE is read and distance information is obtained from this parallax information.



Data supplied from the esp@cenet database — Worldwide

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-45523 (P2001-45523A)

(43)公開日 平成13年2月16日(2001.2.16)


*(参考) 065 112 057 061
112 057 061
112 057 061
057
061
_
全 11 頁)
<b>§1号</b>
<b>61号</b> 日
\$1号 ·日
,

# (54) 【発明の名称】 三次元画像処理装置

## (57) 【要約】

【課題】 三次元画像処理装置において、対応点探索処理における処理量を少なくするとともにハードウェア規模を小さくする。

【解決手段】 処理アレイ部20は、画像の各画素に対応して配置された処理ブロックPEからなる。各処理ブロックPEは、左画像、右画像の画素データPL、PR、差分絶対値AD、差分絶対値和SAD、過去最小値MSAD、視差情報MDを記憶する記憶部26と、データ受信部21と、差分絶対値演算部22と、差分絶対値演算部23と、比較更新処理部24と、データ送信部25を有している。カメラ10からの左画像、右画像の入力、画像データの格納、差分絶対値算出処理、差分絶対値和算出処理、比較更新処理、画像データシフトを指定された回数だけ繰り返した後、処理ブロックPE内に格納されている視差情報MDを読み出し、該視差情報から距離情報を得る。



# 【特許請求の範囲】

【請求項1】 異なる視点から撮られた複数枚の画像を入力し、第1の画像の各画素について、第1の画像を除く画像中の最も相応する画素位置を探索し、それらの画素位置の差分を視差情報として抽出し、該視差情報から距離画像を得る三次元画像処理装置であって、

他の画像の比較対象とする画素を順次変化させるため、 他の画像全体を1画素分ずつ順次ずらした画像を生成す る手段と、

第1の画像の1画素毎に、前記ずらした他の画像の同一位置の画素との相関値を求める手段と、

各画素毎に上下の複数の画素の相関値を累積して該画素と上下近傍の画素を含む縦ラインのブロックの相関値を 求める手段と、

該縦ラインの左右の前記ブロックの相関値を累積して該 画素の上下左右近傍の複数の画素を含むブロックの相関 値を求める手段と、

前記他の画像をずらしているうちで、該ブロック相関値 を最小とする画像のずらし量から視差情報を画素毎に決 定する手段とを有する処理ブロックを第1の画像の1画 素毎または複数の画素毎に備え、

各処理ブロック内の前記各手段による処理を定めた回数繰り返すように全処理ブロックを制御し、前記処理が前記回数繰り返された後、各処理ブロックの視差情報から距離情報を得る処理シーケンス制御部と、前記画像全体をずらす際の画像情報、およびブロックの相関値を求めるための上下左右からの相関値を全処理ブロック間で一斉に転送可能な前記処理ブロック間の転送パスを有する三次元画像処理装置。

【請求項2】 前記処理ブロックおよび転送パスとして 30 連想メモリを有する請求項1記載の三次元画像処理装 置。

【請求項3】 第1の画像と他の画像を入力し、第1の画像と他の画像間で画素同士の対応付けを行い、画素毎の視差情報を得ることにより、距離画像を出力する三次元画像処理装置であって、

第1の画像の画素データを記憶するメモリ、他の画像の画素データを記憶するメモリ、相関値を記憶するメモリ、相関値和を記憶するメモリ、過去最小値を記憶するメモリ、視差情報を記憶するメモリを含むデータ記憶部と、規差情報を記憶するメモリを含むデータ記憶部でクシークを受け取り、前記データ記憶部に格納するデータ受信部と、第1の画像と他の画像の画素データの相関値を演算し、前記データ記憶部に格納する相関値演算部と、当該処理ブロックの近傍領域に含まれる全処理ブロックの相関値の和を求め、前記データ記憶部に格納する相関値和演算部と、現在得られた相関値和とそれまでに得られた、前記データ記憶部に記憶されている過去最小値を比較し、比較結果に応じて前記データ記憶部内の過去最小値と視差情報を更新する比較更新処理部と、処理ブロック内で転送が必要な50

データを隣接する1個の処理ブロックに転送するデータ 送信部と、命令を受信し、該命令に応じて前記データ受 信部、前記相関値演算部、前記相関値和演算部、前記比 較更新処理部、前記データ送信部のいずれかを起動する 命令受信部を含む処理ブロックが前記画像データの各画 素に対応して配列されたPEアレイ処理部と、

入力された第1の画像と他の画像の画素データを対応する処理ブロックのデータ受信部に送信するとともに、データ格納を指示する命令を対応する処理ブロックの命令 20 受信部に送信する画像入力初期化部と、

全処理ブロックの命令受信部に対して、前記相関値演算 部を起動する命令を前記命令受信部に出す相関値算出制 御部と、

全処理ブロックの命令受信部に対して、前記相関値和演 算部を起動する命令を前記命令受信部に出す相関値和算 出制御部と、

全処理ブロックの命令受信部に対して、前記比較更新処理部を起動する命令を前記命令受信部に出す比較更新処理制御部と、

20 全処理ブロックの命令受信部に対して、他の画像の画素 データを同一方向の同じ画素数だけシフトする命令を出 す画像データシフト制御部と、

前記相関値算出制御部、前記相関値和算出制御部、前記 比較更新処理制御部、前記画像データシフト制御部の各 制御を予め定めた回数繰り返した後、各処理ブロックの データ記憶部に格納されている視差情報を読み出し、該 視差情報から距離情報を得る視差データ読み出し部を有 する三次元画像処理装置。

【請求項4】 第1の画像と他の画像を入力し、第1の 30 画像と他の画像間で画素同士の対応付けを行い、画素毎 の視差情報を得ることにより、距離画像を出力する三次 元画像処理装置であって、

画像の画素数と同じワード数を有し、各ワードに第1の 画像の画素データ、他の画像の画素データ、相関値、相 関値和、過去最小値、視差情報を格納する連想メモリ と

入力された第1の画像と他の画像の画素データを前記連想メモリに格納し、過去最小値として最大値を前記連想メモリに格納する画像入力初期化部と、

40 前記連想メモリの全ワードに対して第1の画像画素データと他の画像画素データの差分の絶対値を求めさせる相 関値算出制御部と、

前記連想メモリの全ワードに対して、当該ワードに対応した画素の近傍領域に含まれる画素に対応したすべてのワードの持つ相関値の和を求めさせる相関値和算出制御部と、

前記連想メモリの全ワードに対して、当該ワード内で現時点の差分絶対値和と前記過去最小値を比較させ、比較 結果に基づき前記過去最小値と視差情報を更新させる比較更新処理制御部と、

前記連想メモリの全ワードに対して、他の画像の画素データをすべて一斉に、同一方向に同じ画素数だけシフト させる画像データシフト制御部と、

前記相関値算出制御部、前記相関値和算出制御部、前記比較更新処理制御部、前記画像データシフト制御部の各制御部を予め定められた回数繰り返した後、前記連想メモリの各ワードに格納されている視差情報を読み出し、該視差情報から距離画像を得る視差データ読み出し部を有する三次元画像処理装置。

【請求項5】 前記相関値が差分値である請求項3また 10 は4に記載の装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、異なる視点から撮られた複数枚の画像を入力とし、画像間で画素の対応点探索を行って得られる視差情報から距離画像を得る装置に関するものである。

## [0002]

【従来の技術】従来、異なる視点から撮られたステレオ画像から、距離画像(奥行き画像)を得る方法や装置として、第1の画像上のすべての画素について、各画素に対応する点を他方の画像中から探し出し、両画素位置の差(視差)から三角測量の原理により距離画像を求める方法がある。対応点を検索する方法としては、両画像の画素間の相関値を求め、最も相関のあるもの同士を対応付ける方法が多く用いられる。

【0003】このような方法を用いた三次元画像処理装置の第1の従来方法として、筑波大のDSPを用いたステレオシステム(野口、大田、"DSPを用いた多眼ステレオ法"、信学技報、PRMU96-198、pp. 43-50, 1997)がある。本方法は、対応点探索時の相関値として、第1の画像の着目画素を含んだ近傍ブロックと、他方の画像の探索対象の画素を含んだ近傍ブロックとの間の差分絶対値和を用い、他方の画像上で該差分絶対値和の値が最小となる画素を探し出すことにより、視差情報を得て距離画像を求める方法である。本方法では、対応点探索処理における近傍ブロックのサイズは3×3に固定されている。また、高速処理のため複数のDSPボードを用いて構成されている。

【0004】また、第2の従来方法として、CMUのステレオマシン(金出ら、"ビデオレート・ステレオマシンの開発"、ロボット学会誌、vol.15,No.2,pp.261-267,1997)がある。本方法は、第1の従来方法と同様に対応点探索時の相関値として、着目画素を含んだ近傍ブロック同士の差分絶対値和を求め、複数画像を用いた場合の複数のステレオ対に対して更にその和を求めたものを相関値とし、他方の画像上で該相関値の値が最小となる画素を探し出すことにより、視差情報を得て距離画像を求める方法である。

### [0005]

【発明が解決しようとする課題】しかしながら、前記従 来手法では、以下に示す問題があった。

【0006】(1)対応点探索において、第1の従来方法は近傍ブロックのサイズを3×3に固定した方法および装置であるため、任意のブロックサイズに対して処理を実行することが困難である。

【0007】(2)対応点探索において、いずれの従来 方法も、全画素に対して差分絶対値を求める処理は逐次 的に実行されるため、画像サイズが大きくなった場合、 処理時間が大きくなる。

【0008】(3) いずれの従来方法も、装置はDSP ボードもしくは専用のボードを複数枚用いており、ハードウェア規模が大きくなる。

【0009】(4)対応点探索を行うために異なる画像間で近傍ブロック同士の相関値をめる際、ブロック領域同士の間で対応する画素毎の差分絶対値を求めた後それらの和を求める際に、1画素ずつブロック領域内の画素数に応じた回数の加算処理が必要であり、大きなブロックを設定した場合、加算処理の演算回数が大きくなる。

20 【0010】本発明の目的は、前述した従来方法に対して、対応点探索処理における処理量が大きくなる問題点とハードウェア規模が大きくなる問題点を解決した三次元画像処理装置を提供することにある。

#### [0011]

【課題を解決するための手段】前記目的を達成するため に、本発明の三次元画像処理装置は、異なる視点から撮 られた複数枚の画像を入力とし、第1の画像の各画素に ついて、第1の画像を除く画像中の最も相応する画素位 置を検索し、それらの画素位置の差分を視差情報として 抽出し、該視差情報から距離画像を得る装置であって、 30 他の画像の比較対象とする画素を順次変化させるため、 他の画像全体を1画素分ずつ順次ずらした画像を生成す る手段と、第1の画像の1画素毎に、前記ずらした他の 画像の同一位置の画素との相関値を求める手段と、各画 素毎に上下の複数の画素の相関値を累積して該画素と上 下近傍の画素を含む縦ラインのブロックの相関値を求め る手段と、該縦ラインの左右の前記ブロックの相関値を 累積して該画素の上下左右近傍の複数の画素を含むブロ ックの相関値を求める手段と、前記他の画像をずらして いるうちで、該ブロック相関値を最小とする画像のずら 40 し量から視差情報を画素毎に決定する手段とを有する処 理ブロックを第1の画像の1画素毎または複数の画素毎 に備え、各処理ブロック内の前記各手段による処理を予 め定めた回数繰り返すように全処理ブロックを制御し、 前記処理が前記回数繰り返された後、各処理ブロックの 視差情報から距離情報を得る処理シーケンス制御部と、 前記画像全体をずらす際の画像情報、およびブロックの 相関値を求めるための上下左右からの相関値を全処理ブ ロック間で一斉に転送可能な前記処理ブロック間の転送 *50* パスを備えている。

30

5

【0012】相関値を求める処理を第1の画像の全画素について一斉に実行可能な処理ブロックと、処理ブロック間で一斉に上下左右の転送が可能な転送パスを備えていることにより、対応点探索時に相関値を求める処理を全画素にわたって一斉に処理することができるため、処理時間を短縮することが可能である。また、全画素に対応した処理ブロックを備えていることにより、前記相関値を求める処理はブロックサイズに依存しないので、装置の構成を変えずに任意のブロックサイズに対する処理を実行できる。

【0013】また、対応点探索時に相関値を求める処理において、上下近傍の画素を含む縦ラインのブロックの相関値を求めた後、左右近傍で求められた縦ラインのブロック装置を累積して上下左右近傍の画素を含むブロックの相関値を求めることにより、近傍ブロック領域内の画素数に応じた演算処理回数(例えばブロックサイズをMX×MYとしたとき(MX×MY-1)回)を必要とせず、半分以下の少ない回数(MX+MY-2)回)の処理で実行できる。このように、処理時間を短縮することが可能である。この作用はブロックサイズが大きいほ 20ど効果が大きい。

【0014】本発明の実施態様によれば、前記処理ブロックおよび転送パスとして連想メモリを備えている。

【0015】処理ブロックとして、左右の画像の異なる位置の画素を両者とも同一ワードに格納できるメモリベースの並列ハードウェアである連想メモリ(CAM)を備えており、連想メモリの持つメモリ上での並列演算機能や並列書き込み機能を用いることにより、処理ブロック毎に演算器等のハードウェアを持つ必要がなく、全体の処理を制御するシーケンス制御部であるだけでよく、ハードウェア量を小さくすることが可能である。

#### [0016]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【0017】図1は本発明の第1の実施形態の三次元画像処理装置の構成図である。

【0018】本実施形態の三次元画像処理装置は、左画像と右画像を入力し、左右画像間で画素同士の対応付けを行い、画素毎の視差情報を得ることにより、奥行き画像(距離画像)を出力するものである。

【0019】本装置での左右の対応点探索方法は、各画像上の画素近傍のブロック同士の相関値を求め、最も相関度の高い画素同士を対応付けする方法を用いる。対応付けの例を図2に示す。この例では、左右視点の位置姿勢等により探索範囲を絞ることができるため、右画像のブロックARは、左画像上の図に示した探索範囲に絞り、エピポーラ線上(もしくはエピポーラ線近傍)のある範囲のみ探索している。ブロックサイズは3×3の例を示しているが、任意のサイズと形状に容易に拡張できる。左右の対応点探索のための相関値として、例えば以

下で説明するようなブロック間の差分絶対値和を相関値として用いることができる。

【0020】本装置は、後述する処理ブロックPEを図 1 (a) のようにNX×NY個の二次元アレイ状に配置する。PEアレイの接続形態は、例えば4隣接のメッシュ結合で構成する。処理ブロックPEの数は画像の画素数と同じとし、1個の処理ブロックPEは、左画像の1画素と右画像の1画素の情報を格納し、下記にて説明される相関値演算等の処理を行う。入力画像サイズをIX×IYとしたとき、IX=NX, IY=NYであり、座標 (X,Y)の画素に関わる処理を行う処理ブロックPEをPE (X,Y)とする。

【0021】1個の処理ブロックPEは、図1 (b)のように、データ記憶部26として、左画像の画素データPLを記憶するメモリ、右画像の画素データPRを記憶するメモリ、また差分絶対値和SAD、過去最小値MSADを記憶するメモリ、視差情報MDを記憶するメモリ、および必要に応じて演算時に必要なワークメモリworkを持つ。また、差分絶対値演算部22、差分絶対値和演算部23、比較更新処理部24を持ち、以下に示す動作においてデータ記憶部26に記憶されている各データと隣接処理ブロックPEから受け取るデータを用いた演算およびデータの更新処理を行う。

【0022】画像入力初期化部11は、全処理ブロック PEのデータ受信部21に対して、装置に入力された左 画像と右画像の画素データを送信する。このとき、デー タ受信部21は座標(X, Y)の画素データは、PE (X, Y)のデータ記憶部26のPL(X, Y)、PR (X, Y)に格納し、過去最小値MSADに、データ記 憶部26のメモリ上で許容される最大値を格納する。

【0023】 差分絶対値算出制御部12は命令受信部27を介して、全処理ブロックPEの差分絶対値演算部22に対して、画素データPL(X,Y)、PR(X,y)の差分絶対値AD(X,Y)=|PL(X,Y)-PR(X,Y)|を求めさせる。

【0024】差分絶対値和算出制御部13は、命令受信部27を介して全処理ブロックPEの差分絶対値和演算部23に対して、着目処理ブロックPEの近傍領域内に含まれる全処理ブロックPEの持つ差分絶対値ADの和(すなわち差分絶対値和SAD)を求めさせる。この際、近傍処理ブロックPEとのデータ転送、および処理ブロックPE内での加算処理の制御を行う。

【0025】比較更新処理制御部14は命令受信部27を介して全処理ブロックの比較更新処理部24に対して、カウンタ(次の画像データシフト制御部15で説明)の値がd=iの時点で得られた前記SADと、それまでに( $0 \le d < i$ の間で)得られたMSADに記憶されている過去最小値を比較させ、比較結果に基づき過去最小値MSADと視差情報MDを更新させる。

【0026】画像データシフト制御部15は全処理ブロックPEに対して、右画像の画素データPR(もしくは左画像の画素データPL)をすべて一斉に、同一方向に同じ画素数だけシフトさせる。画像データシフト制御部15は該シフト数を計数するためのカウンタを持ち、カウンタの値dは比較更新処理時にPEアレイ処理部20へ転送される。

【0027】処理の簡単化のため、カメラ10の両視線が平行でかつ画像の両X軸が平行になるように、カメラ10の位置姿勢を定める。このとき、エピポーラ線は水 10平となることから、画素PR(X,Y)に対するシフト量を(dX,0)とすると、処理ブロックPE(X,Y)のデータは処理ブロックPE(X+dX,Y)に転送される。一方の画像上で常にエピポーラ線上のみを対応点探索するために、探索位置をX軸方向にdXずつずらしている。

【0028】以上の差分絶対値算出、差分絶対値和算出、比較更新処理、画像データシフトは、予め定めた指定回数 d M A X だけ繰り返す。対応点の探索範囲はエピポーラ線上で、かつ最大視差に応じた範囲内で充分であるので、予め定められる左右の画像間での最大視差を d M A X とすればよい。最大視差は撮影対象領域中で最も手前にある物体に対する左右画像上での視差(画素座標の差)として求められ、カメラ10の位置姿勢等の設定を変えない限り最大視差は変わらない。上記処理を d M A X 繰り返した後、視差データ読み出し部 1 6 は、処理ブロック P E 内に格納されている視差情報MDを読み出し、該視差情報から距離画像を得る。

【0029】各処理ブロックPE内での具体的な処理について以下に説明する。データ受信部21は、他の隣接 30 処理ブロックPEから送られてきたデータをデータ記憶部26に格納する。データ送信部25は、処理ブロックPE内で転送が必要なデータを隣接した1個の処理ブロックPEに送出する。

【0030】差分絶対値演算部22は、減算器および絶対値処理器により、差分絶対値AD(X, Y) =  $\mid$  PL(X, Y)  $\mid$  PR(X, Y)  $\mid$  E 求め、メモリADに格納する。画素毎に対応した処理ブロックPEを備えているため、該差分絶対値演算処理は、全処理ブロックPE すなわち全画素において一斉に実行できる。

【0031】 差分絶対値和演算部 23は、近傍処理ブロック PEとのデータ転送および処理ブロック PE内での加算処理により、近傍領域内の差分絶対値和 SADを求める。着目処理ブロック PEを PE(X, Y)、近傍領域の処理ブロック PEを PE(X+i, Y+j)としたとき、差分絶対値和 SADは、

[0032]

【数1】

SAD  $(X, Y) = \sum_{i=1}^{\infty} (AD(X+i, Y+j))$ 

により求められる。ここで、(X, Y)座標の近傍 PE (Xi, Y+i)は、例えば下記のような $MX \times MY$ のブロック処理内の処理ブロック PEとする。

[0033]

【数2】

 $-(MX-1)/2 \le i \le (MX-1)/2$ 

 $-(MY-1)/2 \le j \le (MY-1)/2$ 

ただし、ブロック領域の形状や大きさは任意とすることができ、その場合も容易に実施できる。画素毎に対応した処理ブロックPEを備え、かつ隣接間の処理ブロックPE間の転送パス30を持っているため、上記差分絶対値和演算処理は、全処理ブロックPE、すなわち全画素において一斉に実行できる。

【0034】具体的な方法を図3を参照して以下説明する。最初にSAD, SAD1を初期化する。SAD1は途中計算結果で、ワークメモリworkに格納しておく。まず、上下方向の転送および加算処理により、縦ラインのブロックについて次式のSAD1を求める(図3(1)(2)。

[0035]

【数3】

 $SADI(X, Y) = \sum AD(X+i, Y)$ 

次に、前記得られたSAD1を用いて、左右方向の転送および加算処理を行い次式のSADを求めることにより、MX×MYブロック内のすべての差分絶対値ADの和が求められる(図3(3)(4))。

[0036]

70 【数4】

 $SAD(X, Y) = \sum AD(X, Y+j)$ 

ここで、差分絶対値 A D を転送する際には、全処理ブロック P E 一斉にデータを同じ方向にシフトできるとともに、画素毎に対応した処理ブロック P E を備えているので、全処理ブロック P E 一斉に加算処理を行えるため、差分絶対値和 S A D の演算は、全処理ブロック P E について一斉に実行できる。また、上下方向の転送と加算処理の結果を用いて左右の転送と処理ブロック加算処理を40 行うため、ブロック内の全処理ブロック P E に対して1処理ブロック P E ずつ加算処理する((M X × M Y ー1)回ステップを要する)場合に比べ (M X + M Y ー

1)回ステップを要する)場合に比べ、(MX+MY-2)回の処理ステップで済むので処理量を削減できる。 ブロックサイズが大きくなった場合も同様に実行でき、 ブロックサイズが大きいほど処理の効果が大きい。

【0037】比較更新処理部24は、得られた差分絶対値和SADと、記憶されている過去最小値MSADを比較し、SADがMSADより小さい場合は、MSADにSADを格納し、そのときの視差値dをMDに代入す

50 る。画素毎に対応した処理ブロックPEを備えているた

め、該比較処理および更新処理は、いずれも全処理ブロックPEすなわち全画素において一斉に実行できる。命令受信部27は画像入力初期化部から画像データシフト制御部15からの命令を受信し、解読し、データ受信部21からデータ送信部25のいずれかを起動する。

【0038】画像データシフト制御部15は、該処理ブロックPE(X,Y)中の右画像の画素データPRを処理ブロックPE(X+dX,Y)へ転送する。画素毎に対応した処理ブロックPEを備え、かつ隣接間のPE間の転送パスを持っているため、該画像データのシフト処理は、全処理ブロックPE、すなわち全画素において一斉に実行できる。

【0039】以上、各処理ブロックPE内での処理(差分絶対値演算、差分絶対値和演算、比較更新処理、画像データシフト処理)は、いずれも全処理ブロックPE、すなわち全画素において一斉に実行できる。

【0040】図4は本発明の第2の実施形態の三次元画像処理装置の構成図である。

【0041】本実施形態の三次元画像処理装置は、第1の実施形態と同様に左画像と右画像を入力し、左右画像間で画素同士の対応付けを行い、画素毎の視差情報を得ることにより、奥行き画像(距離画像)を出力する。

【0042】本実施形態では、第1の実施形態で示した PEアレイ処理部20を連想メモリ(CAM)20°で 構成する。CAM20°は、画像の画素数と同じワード 数V=MX×NYを持たせ、1ワードは左画像の1画素 および右画像の1画素に関わる情報を格納する(図 5)。

【0043】ここで用いるCAM20'は、既に池永ら が提案している二次元PEアレイ型のCAM(T. Ikenag a, T. Ogura, "A Fully-Parallel 1Mb CAM LSI for Real -TimePixel-Parallel Image Processing"、池永、小 倉、"超並列型 2 次元セルラーオートマトン」 C A M <sup>2</sup> "、信学技報、CPSY-ICD-ETS, 1996. )を対象として いる。このCAM20'は、1画素を1ワードに割り当 て、論理的に二次元PEアレイ状に配置および接続され ており、外部からの制御により各種並列処理を実行でき る。具体的な並列処理例を図6に示す。図6(a)は参 照データを入力すると、サーチマスクが1のビットの部 分だけ等しい値を持つワードを全ワード一斉に検索し、 答えをヒットフラグに格納する処理例を表している。ま た、図6(b)はヒットフラグが1になっているワード のみに、ライトマスクでマスクされた入力データを並列 に書き込みする例を表している。このような並列検索と 並列書き込み機能を組み合わせることにより、CAM2 0'では加算処理等の任意の算術および論理演算を全ワ ード並列に実行することが可能である。メモリ上で演算 するので、演算のための演算器を持つ必要がないという 特徴を持つ。また、ヒットフラグを介して上下ワード間 の全ワード一斉転送が可能である。ここでは、上記二次 50 元PEアレイ型のCAM20'を例に説明しているが、通常の一次元アレイ型のCAMで、上下ワード間でデータを転送できる機能持っていれば、図5のように画素とワードを割り当てることにより、前記と同様の方法で容易に実現できる。以下、このような特徴を持つCAMを用いた実施形態の具体的な動作を説明する。

【0044】CAM20'の1ワードの構成は、図4で示したように第1の実施形態と同様の情報を記憶し、1ワードが1処理ブロックPEとして機能する。すなわち、左画像の画素データPLを記憶するメモリ、右画像の画素データPRを記憶するメモリ、また差分絶対値AD、差分絶対値和SAD、過去最小値MSADを記憶するメモリ、視差情報MDを記憶するメモリ、および必要に応じて演算時に必要なワークメモリworkを持つ。差分絶対値の演算、差分絶対値和の演算、比較更新処理は、CAM20'の持つ並列演算機能等により、CAM20'のメモリ上で実行できる。

【0045】全体の処理の流れは第1の実施形態とほぼ同じである。画像入力初期化部31は、装置に入力された左画像と右画像の画素データをCAM20°のPL、PRに入力し、過去最小値MSADにMAX値(データ記憶部のメモリ上で許容される最大値)を格納する。

【0046】 差分絶対値算出制御部32は、CAM2 0'の全ワードに対して、画素データPL(X,Y)、 PR(X,Y)の差分絶対値AD(X,Y)=(|PL (X,Y)-PR(X,Y)|を求めさせる。

【0047】差分絶対値和制御部33は、CAM20'の全ワードに対して、着目ワードに対応した画素の近傍 領域内に含まれる画素に対応したすべてのワードの持つ ADの和(すなわち差分絶対値和SAD)を求めさせ る。この際、近傍画素に対応したワードとデータ転送、 およびCAM20'内での加算処理の制御を行う。

【0048】比較更新処理制御部34は、CAM20, の全ワードに対して、ワード内で、カウンタ(次の画像 データシフト制御部35で説明)の値がd=iの時点で得られた前記SADと、それまでに( $0 \le d < i$ の間で)得られたMSADに記憶されている過去最小値を比較させ、比較結果に基づきMSADとMDを更新させる。 画像データシフト制御部35は、CAM20, の全ワードに対して、右画像の画素データPR(もしくは左画像の画素データPL)をすべて一斉に、同一方向に同じ画素数だけシフトさせる。画像データシフト制御部35は該シフト数を計数するためのカウンタを持ち、カウンタの値 d( $0 \le d \le d$ MAX)は比較更新処理時にCAM20, へ転送される。

【0049】処理の簡単化のため、第1の実施形態と同様にカメラ10の両視線が平行で、かつ画像の両X軸が平行になるように、カメラ10の位置姿勢を定める。このとき、エピポーラ線は水平となることから、画素PR(X,Y)に対するシフト量を(dX,0)とすると、

PE(X, Y)のデータはPE(X+dX, Y)に転送 される。一方の画像上で常にエピポーラ線上のみを対応 点探索するために、探索位置をX軸方向にdXずつずら している。

【0050】以上の差分絶対値算出、差分絶対値和算 出、比較更新処理、画像データシフトは、予め定めた指 定回数 d MAX (第1の実施形態と同じ) だけ繰り返 す。対応点の探索範囲はエピポーラ線上で、かつ最大視 差に応じた範囲内で充分であるので、予め求められる左 右の画像間での最大視差をdMAXとすればよい。最大 10 視差は撮影対象領域中で最も手前にある物体に対する左 右画像上での視差として求められ、カメラの位置姿勢等 の設定を変えない限り最大視差は変わらない。dMAX 繰り返した後、視差データ読み出し部36は、PE内に 格納されている視差情報MDを読み出し、該視差情報か ら距離画像を得る。CAM20′内での具体的な処理に ついて以下説明する。

【0051】CAM20'は、隣接したワード間でデー タの転送が可能であり、ワードのデータ近傍画素に対応 したワードへ転送することができる。また、CAM2 0 , 内ではワード内の任意のデータ間で、全ワード並列 に検索処理、書き込み処理、加算処理が可能であり、こ れらの並列処理機能を利用することにより、まず、各ワ ード毎に差分絶対値AD (X, Y) = | PL (X, Y)- PR (X, Y) |を求め、メモリADに格納する。こ のとき、CAMは全ワード並列に検索処理、書き込み処 理、加算処理が可能であるため、これらの減算処理と絶 対値処理、および書き込み処理では、いずれも全ワード 一斉に実行することができる。

【0052】次に、差分絶対値和SADを求めるが、こ のときも、隣接画素に対応するワード間で全ワード一斉 に転送ができる手段と、前記のCAM20°における各 種並列処理機能とにより、SADの演算も同様に、全ワ ードに対して一斉に実行できる。また、比較処理と更新 処理も同様に、CAM20'の並列処理機能により、全 ワード一斉に実行できる。

【0053】具体的な方法を以下図3を参照して説明す る。最初にSAD, SAD1を初期化する。SAD1は 途中計算結果で、ワークメモリworkに格納してお く。まず、上下方向の転送および加算処理により、縦ラ インのブロックについて次式のSAD1を求める(図3 (1) (2))

[0054]

【数5】

SAD1  $(X, Y) = \sum AD(X+i, Y)$ 

次に、前記得られたSAD1を用いて、左右方向の転送 および加算処理を行い次式のSADを求めることによ り、MX×MYブロッック内のすべての差分絶対値AD の和を求める(図3(3)(4))。

[0055] 【数6】

 $SAD(X, Y) = \sum_{j} AD(X, Y+j)$ 

ここで、差分絶対値ADを転送する際には、CAM2 0'の並列転送機能により、全ワード一斉にデータを同 じ方向にシフトできるとともに、画素毎に対応したワー ドを備え、CAM20'の並列加算機能により、全画素 一斉に加算処理を行うことができることから、全画素に おける転送と加算処理を必要とする差分絶対値和の演算 は、全処理ブロックPEについて一斉に実行できる。 【0056】また、第1の実施形態と同様に、上下方向 の転送と加算処理の結果を用いて左右の転送と加算処理 を行うため、ブロック内の全処理ブロックPEに対して

1処理ブロックPEずつ加算する (( $MX \times MY - 1$ ) 回のステップを要する)場合に比べ、(MX+MY-2) 回の処理のステップで済むので処理量を削減でき る。ブロックサイズが大きくなった場合も同様に実行で き、ブロックサイズが大きいほど処理の効果が大きい。 【0057】さらに、各ワードにおいて、得られたSA 20 Dと、記憶されているMSADを比較し、SADがMS ADより小さい場合は、MSADにSADを格納し、そ のときの視差値dをMDに代入する。画素毎に対応した ワードを備えているため、該比較処理および更新処理 は、いずれも全ワード、すなわち全画素において一斉に 実行できる。

【0058】その後、PE(X, Y)中の右画像の画素 データPRをすべてPE(X+dX,Y)へ転送する。 画素毎に対応したワードを備え、かつ隣接間のPE間の 30 転送パスを持っているため、該画像データのシフト処理 は、全PEすなわち全画素において一斉に実行できる。 【0059】以上の各PE内での処理(差分絶対値演 算、差分絶対値和演算、比較更新処理、画素データ転送 処理)は、いずれも全ワード、すなわち全画素において 一斉に実行される。また、これらの処理はすべてCAM 20°のメモリ上で演算されるので、そのための専用の 演算器を持つ必要がなく、ハードウェア量を小さくでき

【0060】第1、第2の実施形態の装置において、1 個の処理ブロックPEは、1画素だけでなく、複数の画 素に関わる処理を実行することも可能である。入力画像 サイズをIX×IY、処理ブロック数をNX×NYと し、1個の処理ブロックPEがa×b画素の近傍領域を 処理したとき、必要な処理ブロックPEの数は1画素1 PEの場合に比べ1/(a×b)倍に削減できる。 【0061】この場合、各処理ブロックPE内のデータ 記憶部は、対象とする画素数に応じた容量が必要である が、処理ブロックPE内の各処理部が1個ずつしかなく

ても、時分割で実行できる。処理時間はその分長くなる

50 が、ハードウェア量が削減できる。また、この場合で

も、処理ブロックPE内の処理は全処理ブロックPEに おいて一斉に実行される。

\*索の指標として近傍ブロック領域間の差分絶対値和

[0063]

【0062】以上の実施形態では、左右画像の対応点検\*

:形態では、左右画像の対応点検\* 【数7】 SAD(X.Y)= ∑ {PL(X+I,Y+J)-PR(X+I,Y+J) |

 $- (MX-1) / 2 \le i \le (MX-1) / 2$  $- (MY-1) / 2 \le J \le (MY-1) / 2$ 

を相関値として用いたが、他の相関値でも同様に容易に 構成できる。例えば下記に示すような正規化相関値E

**\***[0064]

10 【数8】

(X, Y)を求める方法も考えられる。

\*

E (X, Y)

 $\frac{\sum_{i,j} (PL(X+i, Y+j) \cdot PR(X+i, Y+j))}{\left[\sum_{i,j} (PL(X+i, Y+j))^2 \cdot \sum_{i,j} (PR(X+i, Y+j))^2\right]}$ 

処理ブロックPE内の処理は全処理ブロックPEにおいて一斉に実行できるとともに、対応付けの精度向上が期待できる。

【0065】以上の各実施形態では、入力画像として左 20 画像と右画像の2つの画像としたが、一方の画像として 1視点からの画像を基準の画像とし、これに対し他方の 画像として視点の異なる複数の画像を各々対象として、 同様に実施する方法も容易に考えられる。

【0066】例えば、第2の従来方法で用いられているように、一方の画像の着目画素に対して得られる複数のステレオ対を用いた差分絶対値和の和を相関値として求める方法がある。

【0067】また、別の方法として、各々のステレオ対で個別にブロック間の差分絶対値和を求め、最小値探索 30 し対応点を探し出して奥行き情報を得た後、同一画素に対して異なるステレオ対から得られた奥行き情報を統合、例えば平均値を求める等して、各々の画素について1つの奥行き情報を得る方法がある。このように複数の画像情報を用いることにより、視差情報の推定精度を向上させることができる。

#### [0068]

【発明の効果】以上説明したように、請求項1の発明によれば、相関値を求める処理を第1の画像の全画素について一斉に実行可能な処理ブロックと、処理ブロック間で一斉に上下左右の転送が可能な転送パスを備えていることにより、対応点探索時に相関値を求める処理を全画素にわたって一斉に処理することができるため、処理時間を短縮することが可能である。また、全画素に対応した処理ブロックを備えていることにより、前記相関値を求める処理はブロックサイズに依存しないので、装置の構成を変えずに任意のブロックサイズに対する処理を実行できる。

【0069】また、対応点探索時に相関値を求める処理において、上下近傍の画素を含む縦ラインのブロックの

相関値を求めた後、左右近傍で求められた縦ラインのブロックの相関値を累積して上下左右近傍の画素を含むブロック相関値で求めることにより、近傍ブロック領域内の画素数に応じた演算処理回数(例えばブロックサイズをMX×MYとしたとき(MX×MY-1)回)を必要とせず、半分以下の少ない回数(MX+MY-2)回)の処理で実行できる。このように、処理時間を短縮することが可能である。この作用はブロックサイズが大きいほど効果が大きい。

【0070】請求項2の発明によれば、請求項1の効果に加え、処理ブロックおよび転送パスとして、左右の画像の異なる位置の画素を両者とも同一ワードに格納できるメモリベースの並列ハードウェアである連想メモリ (CAM) を備えており、連想メモリの持つメモリ上での並列演算機能や並列書き込み機能を用いることにより、処理ブロック毎に演算器等のハードウェアを持つ必要がなく、全体の処理を制御するシーケンス制御部があるだけでよく、ハードウェア量を小さくすることが可能である。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態の三次元画像処理装置の構成図である。

【図2】本発明の第1の実施形態における対応点探索方 0 法を説明する図である。

【図3】本発明の第1の実施形態における差分絶対値和の算出手順を説明する図である。

【図4】本発明の第2の実施形態の三次元画像処理装置 の構成図である。

【図5】本発明の第2の実施形態における画像とCAM ワードの関係を説明する図である。

【図6】本発明の第2の実施形態におけるCAMの並列 処理例を説明する図である。

#### 【符号の説明】

50 10 カメラ


(1)

口位在

15

		1.0
11,	3 1	画像入力初期化部
12,	3 2	差分絶対値算出制御部
13,	3 3	差分絶対値和算出制御部
14,	3 4	比較更新処理制御部
15,	3 5	画像データシフト制御部
16,	3 6	視差データ読み出し部
2 0	PET	プレイ処理部
20'	CA	ιM


【図2】




【図3】

内口口


(3)




【図5】




【図6】



【図1】



# 【図4】



# フロントページの続き

F ターム(参考) 2F065 AA04 AA06 AA53 DD02 DD06 FF05 FF09 JJ03 JJ05 JJ19 JJ26 Q013 Q025 Q027 Q031 Q041 Q051 2F112 AD05 BA05 BA09 CA08 CA12 FA03 FA21 FA27 FA35 FA41 5B057 CH03 CH14 DA07 DB03 DC02 DC34 5C061 AA29 AB03 AB12